TSMC levará bolachas empilhadas em 3D para projetos complexos de silício, como GPUs



TSMC is close to adapt 3D stacked silicon wafers to complex silicon designs, such as graphics processors, using its new proprietary Wafer-on-Wafer (WoW) Advanced Packaging technology, which will be introduced with its 7 nm+ and 5 nm nodes. 3D stacked silicon fabrication is currently only implemented on 'less complex' silicon designs, such as NAND flash, which don't run anywhere near as hot as complex designs ASIC designs, such as GPUs or CPUs. In its current form, TSMC achieved 2-layer stacks, in which two silicon layers that are 'mirror images' of each other (for perfect alignment), sandwich bonding layers, through which pins for the upper layer pass through.

A união das duas camadas é onde reside a maior parte das inovações e dos 'molhos secretos' do TSMC. Para o flash 3D NAND, várias matrizes em panqueca são conectadas pelas bordas. Você não precisa de tantos pinos para conversar com um dado de flash NAND, como digamos um dado de GPU. Para matrizes complexas, os designers precisam passar milhares de pinos pela 'camada inferior', pelo substrato de conexão e, eventualmente, pela 'camada superior'. Portanto, a camada inferior é destacada nas duas extremidades, um lado em interface com o substrato da embalagem para os dois moldes e o lado superior servindo como uma espécie de substrato para o molde superior. Essa inovação é o que TSMC chama de 'thru-silicon-vias' ou TSVs.

O WoW (wafer on wafer) é diferente de package-on-package ou PoP (a maneira como os pacotes SoCs e DRAM são acoplados nos celulares), nos quais dois pacotes completos são conectados de forma concentrada no PCB ou com pinos em cima do Pacote SoC em interface com o pacote DRAM. O pacote DRAM precisa de menos pinos que o SoC, por isso é mais conveniente colocá-lo no topo. Um dado WoW fica dentro de um único pacote e oferece o dobro da área de um dado plano de camada única. As camadas de ligação, a outra inovação chave do TSMC, não apenas ajudam a acoplar os dois pacotes, mas também a condutividade térmica. Há divisão de trabalho entre os dois dados. A camada inferior deve suportar a fiação de ambas as matrizes, enquanto a camada superior deve dissipar o calor de ambas as matrizes. Nesse sentido, a camada superior recebe alguma ajuda pelo fato de possuir áreas em branco (onde a camada inferior normalmente teria saliências no substrato da embalagem).
Source: Cadence Blog